很多国内的教材对于case语句的讲解非常单一,比如:
这会造成CASE语句”在一个条件下只能执行一条语句”的经典误解,在翻阅了一些资料后我在StackOverflow上找到了CASE语句多执行条件的写法:
这样就能实现在一个条件下对多个变量进行处理。
参考:https://stackoverflow.com/questions/25961126/multiple-assignments-in-case-statement-in-vhdl
转载请联系本人并说明出处,严禁商用,谢谢配合
本文仅发布于博客园,如在其他网站看到,皆为洗稿抄袭,特此声明
Original: https://www.cnblogs.com/fusionhex/p/15989447.html
Author: FusionHEX_M
Title: 关于VHDL中case语句多执行语句的书写方式(转载stackoverflow.com并做翻译汇总)
原创文章受到原创版权保护。转载请注明出处:https://www.johngo689.com/607247/
转载文章受原作者版权保护。转载请注明原作者出处!