1、Wire只能赋一次值,Reg可以多次改变
2、#100这种是在仿真系统下有效。
3、同一个文件下也可以写多个module.
本博客是个人工作中记录,遇到问题可以互相探讨,没有遇到的问题可能没有时间去特意研究,勿扰。
另外建了几个QQ技术群:
2、全栈技术群:616945527,加群口令abc123
2、硬件嵌入式开发: 75764412
3、Go语言交流群:9924600
闲置域名WWW.EXAI.CN (超级人工智能)出售。
Original: https://www.cnblogs.com/zhaogaojian/p/16504737.html
Author: zhaogaojian
Title: FPGA学习-2,一点理解
原创文章受到原创版权保护。转载请注明出处:https://www.johngo689.com/554468/
转载文章受原作者版权保护。转载请注明原作者出处!